Skip to main content

기생 커패시턴스는 무엇입니까?

전기 회로에서 기생 커패시턴스는 일반적으로 공기 인 유전체 사이의 플레이트 역할을하는 도체의 추가 효과입니다.존재하는 매우 작은 분산 커패시턴스는 이러한 주파수에서 임피던스가 낮기 때문에 더 높은 주파수의 문제가됩니다.이 효과는 회로 설계 단계에서 해결 될 수 있으며, 구성 요소의 위치는 만족스러운 작동이 달성 될 수있는 지점으로 효과를 감소시킬 수 있습니다. capacitors는 덩어리 또는 분산 구성 요소로 사용할 수 있습니다.덩어리가있는 구성 요소로서,이 커패시터는 특정 구성 요소에 국한된 것으로 간주됩니다.분산 된 커패시턴스의 경우 구성 요소 및 회로 설계를 계획해야합니다.인덕터가 제조되면 항상 분산 된 커패시턴스가 있습니다.이것은 기생 커패시턴스로 간주 될 수 있습니다.이상적인 인덕터는 분산 커패시턴스가 0입니다.따라서, 그것은 무한대 근처의 주파수에서 공명 할 것입니다.대부분의 인덕터는 와인딩의 분산 된 커패시턴스로 인해 비-피니 나이트 공진 주파수를 가질 것이라는 것이 잘 알려져있어 측정 가능한 공진 주파수로 이어질 수 있습니다. RF (Radio Freadency) 증폭기의 기생 커패시턴스는이 증폭기가 낮아질 수 있습니다.기생 손실로 인한 이득.경우에 따라 이러한 증폭기가 진동하게 될 수 있습니다.기생 커패시턴스를 사용하여 실제 세계의 실제 회로는 설계 단계에서 그려진 회로와 회로의 다양한 지점 사이에 커패시턴스가 그려집니다.경우에 따라, 솔루션은 단순히 특정 회로 위치에 대한 덩어리 커패시턴스를 줄이는 것입니다.다른 경우, 솔루션은 특정 주파수 통과 대중을 유지하기위한 인덕턴스를 증가시키는 것일 수 있습니다.

전자 성분의 특성이 기생 커패시턴스를 보상 할 수있는 사례가 있습니다.예를 들어, 기생 커패시턴스로 인한 감소 된 RF 출력은 더 높은 게인 트랜지스터를 사용하여 증가 할 수 있습니다.경우에 따라 기생 커패시턴스의 홀수 효과는 회로 단계를 추가함으로써 보상 될 수있다.기생 요소를 발견 할 가능성을 줄이는 일반적인 접근법은 도체를 단축하고 인쇄 회로 보드 (PCB)의 구성 요소 및 흔적의 표면적을 줄이는 것입니다.과도한 기생충 효과를 피하기위한 언급 된 관행을 기반으로, 구성 요소 및 PCB 트레이스의 소형화는 표준 관행이되었습니다.

디지털 스위칭 회로에서 디지털 신호의 상승 시간 및 하강 시간은 달성 가능한 최대 속도에 큰 영향을 미칩니다.디지털 장치의 입력 및 출력에 대한 기생 커패시턴스는 상승 및 하락 시간을 증가시킵니다.대안은 기생 커패시턴스를 보상하기 위해 더 높은 전류를 주입 할 수있는 출력 장치를 사용하는 것입니다.불행히도,이 접근법은 직류 (DC) 전력 소비를 증가시킵니다.이것은 매우 고속 디지털 회로가 일반적으로 엄청난 양의 DC 전류를 필요로하는 이유를 설명합니다.